您好、欢迎来到现金彩票网!
当前位置:秒速快三预测 > 数字电路 >

用硬件描述语言设计数字电路有什么优点

发布时间:2019-07-14 17:51 来源:未知 编辑:admin

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  展开全部以前的数字逻辑电路及系统的规模的比较小而且简单,用电路原理图输入法基本足够了。但是一般工程师需要手工布线,需要熟悉器件的内部结构和外部引线特点,才能达到设计要求,这个工作量和设计周期都不是我们能想象的。现在设计要求的时间和周期都很短,用原理图这个方法显然就不符合实际了。

  Verilog 设计法与传统的电路原理图输入法的比较:一个是设计周期明显变短,另外硬件描述语言和工艺是无关的,这个就大大减小了工作量。和硬件相关的一些约束、对芯片的一些要求都可以交给 EDA 工具去做,大大的加快了设计速度,减少了工程师的工作量。

  软核( Soft Core )是指功能经过验证的、可综合的、实现后电路结构总门数在 5000 门以上的 Verilog HDL 模型。

  固核( Firm Core )是指在某一种现场可编程门阵列( FPGA )器件上实现的,经验证是正确的,且门数在 5000 门以上的电路结构编码文件。

  硬核( Hard Core )是指在某一种专用集成电路工艺( ASIC )器件上实现的,经验证是正确的,且门数在 5000 门以上的电路结构版图掩膜。

  软核具有最大的灵活性,可以借助 EDA 工具与其他的设计结合起来作为一体,固核和硬核相对而言灵活性就要差很多了,所以我们需要着重发展软核的设计和推广软核的重用技术。另外,用软核构成的器件称为虚拟仪器,国际上专门一个组织叫 “ 虚拟接口联盟 ” ( Virtual Socket Interface Alliance )来协调软核以及虚拟仪器的重复利用方面的工作。

  可用来进行算法级、寄存器传输级、门级等各种层次的逻辑设计,也可以进行仿真验证、时序分析等,还易于讲设计移植到不同厂家的芯片中去,信号参数也容易改变和修改。此外采用HDL(硬件描述语言)进行设计还具有工艺无关性,这使得工程师在功能设计、逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节,只需根据系统设计的要求,施加不同的约束条件,即可设计出实际电路。

http://t-winkler.net/shuzidianlu/631.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有