您好、欢迎来到现金彩票网!
当前位置:秒速快三预测 > 数字磁记录 >

计算机组成原理第四章讲义ppt

发布时间:2019-06-11 23:29 来源:未知 编辑:admin

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  16.反映主存和外存的速度指标有何不同? 答:主存的速度指标是存取周期,外存的速度指标是传输率. 17.某机字长16位,常规的存储空间为64k字,若想不改用其它的高速存储芯片,而使访存速度提高到8倍,可采取什末措施?画图说明. 解:采用单体八字结构存储器 18.什末是“程序访问的局部性”?存储系统中哪一级采用了程序访问的局部性原理? 答: 指令和数据在主存内是连续存放的,并且有些指令和数据往往会被多次调用(如子程序,循环程序和一些常数),也即指令和数据在主存的地址分布不是随机的,而是相对的簇聚,使得CPU在执行程序时,访存具有相对的局部性,这就叫程序访问的局部性原理. 存储系统的缓存—主存采用了这一原理. 19.计算机中设置Cache的作用是什末?能不能把Cache的容量扩大,最后取代主存,为什末? 解: 设置Cache的作用是为了解决主存和CPU之间的速度匹配问题.从理论上讲是可以取代的,但在实际应用中有如下两方面的问题: (1)存储器的性能价格比下降,用Cache代替主存,主存价格增长幅度大,而在速度上比带Cache的存储器提高不了多少. (2)用Cache做主存,则主存与辅存的速度差距加大,在信息调入调出时,需要更多的额外开销.因此从现实而言,难以用Cache取代主存. 20.Cache做在CPU芯片内有什末好处?将指令Cache和数据Cache分开有有什末好处? 答: Cache做在CPU芯片内可以提高计算机速度。 将指令Cache和数据Cache分开可以提高计算机速度,还可以及解决访指令与访数据的冲突。 21.某机主存容量为4MB,Cache容量为16MB,每字块有8个字,每字32位,设计一个四路组相联映(即Cache每组内共有4个字块)的Cache组织,要求: (1)画出主存地址字段中各段的位数. 解:主存容量4MB,按字节寻址,所以主存地址22位。 每块8个字,每个字32位,所以字块大小为32个字节,块内地址位5位。 Cache容量为16KB=214B,每组有4*32=27B 214B/ 27B=27,所以组号位7位。 标记位 22-7-5=10位。 解:Cache起始为空,第一次读入时没命中,第二次以后全命中,所以命中率为7/8=87.5% (2)设Cache的初态为空,CPU依次从主存第0,1,2…..99号单元读出100个字(主存一次读出一个字),并重复按此次数度8次,问命中率是多少? (3)若Cache的速度时主存的6倍,试问有Cache和无Cache相比,速度提高多少倍? 解:设Cache将数据读一次的时间为T,主存为6T, 无Cache6T*8=48T 有Cache7T+6T=13T 提高48/13=3.7倍 22.简要说明提高访存速度可采取哪些措施. 答: 1.采用高速器件; 2.采用Cache(高速缓冲存储器); 3.采用多体交叉存储器; 4.采用双端口存储器; 5.采用相联存储器; 6.加长存储器的字长; 23。画出NR,NRZ,NRZ1,PE,FM写入数字串1011001的写入电流波形图。 解: 24.以写入10010110为例,比较调频制和改进调频制的写电流波形图。 解: 25.画出调相制记录01100010的驱动电流,记录磁通,感应电势,同步脉冲及读出代码等几种波形. 解: 17、温彻斯特磁盘是一种( )磁头的( )盘片的磁盘机,它将磁头,盘片,电机驱动部件,读写电路等组成一个( ) 的机电一体化整体,成为最有代表性的( )存储器. 答案: 可移动 ; 固定; 不可拆卸; 硬磁盘 18、软盘和硬盘的( )原理与( ) 方式基本相同,但在( )和( )上存在较大差别 答案: 存储 记录 结构 性能 19、光盘的读写头比硬盘的磁头( ) ,关盘的定位速度( ) 即寻道时间( ) ,光盘写入时盘片需旋转3圈,以分别实现( ),故光盘的速度( )硬盘. 答案: 大且重; 低; 长; 擦除 写入和检验; 低于 20、按读写性质分,光盘分只读型,一次型, 重写型.MO属于( ), DVD属于( ) CD-R属于( ) 答案:重写型 只读型 一次 21、CDROM 中存储数据的基本单元是( ) ,由98个基本单元构成一个( ). 答案:帧; 扇区 简述CD-ROM光盘存储信息的原理。 答:CD-ROM靠光盘表面的“凹坑”记录数字信息,凹坑端部的前沿和后沿代表1,凹坑和非凹坑平面代表0。读CD-ROM时,光学头把聚集后的激光束射到光盘表面,利用反射光读取数据信号。 试推导磁盘存储器读写一块信息所需总时间的公式。 解:设读写一块信息所需总时间为Tb,平均寻道时间为Ts,平均等待时间为Tl ,读写一块信息传输时间为Tm,则Tb=Ts+Tl+Tm。假设磁盘以每秒r转速旋转,每条磁道容量为N个字。则数据传输率为rN个字每秒。由假设每块的字数为n,因而一旦读写头定位在该块始端,就能在Tm=(n/Rm)秒传输完毕。Tl是磁盘旋转半周的时间,Tl=(1/2r)秒。由此可得: Tb=Ts+1/2r+n/Rn 秒 综合题 1、某硬盘由20个磁头,900个柱面,每个柱面46个扇区,每个扇区可记录512B,试计算该硬盘的容量。 解:硬盘容量: 20*900*46*512B=414MB 2、某磁盘组有4个盘片,5个记录面,每个记录面的内磁道直径为22CM,外磁道直径为33CM,最大位密度为1600bit/cm,道密度80道/cm,转速为3600转/秒。 ( 1)磁盘组的总存储量是多少位? 解(1)总容量=每面容量*记录面数 每面容量=某一磁道容量*磁道数 某磁道容量=磁道长*本道密度 因此,最内层磁道密度容量=1600bit/cm*22cm*3.14=110528B/道 磁道数=存储区域长*道密度=(33-22)cm/2*80道/cm=440道 最后得到该磁盘组的容量=110528B/道*440道*5=253616000B (2)最大数据传输率是多少? 解:(2)最大数据传输率=转速*某磁道的容量=3600转/60s*110528B=6631680B/s (3)请提供一个表示磁盘信息地址的方案。 解:磁盘地址由台号、盘面号、柱面号、扇区号构成,扇区中又以数据块进行组织。 由上述计算可以看出:盘面5个,需3位。柱面440个,需9位。扇区一般为9个,需要4位地址。台号一般设2位。故磁盘地址由18位组成,格式如下 台号 柱面号 盘面号 扇区号 17 16 15 7 6 4 3 0 3、软盘驱动器使用双面双密度软盘,每面有80道,每道15扇区,每个扇区存储512B.已知磁盘转速为360转/分,假设找道时间为10-40ms。今在一个磁道上写入4096B,平均需要多少时间?最长时间是多少? 解: (1)每道存储容量=15*512B=7680B 磁盘转速=360转/分=6转/秒 数据传输率=7680B*6转/秒=46080B/秒 读出/写入1块数据所需时间为512B/46080B/s=11.1ms 平均旋转等待时间=1/6*1000ms*1/2=83.3ms 平均找道时间=(10+40)/2=25ms 4096B有4096/512B=8个数据块,写入4096B平均所需时间=83.3ms+25ms+8*11.1ms=197ms (2)最大等待时间=1/6*1000ms=166.6ms 最大找道时间=40ms 所以写入4096B即8个数据块最长时间=166.6ms+40ms+8*11.1ms=296ms 4、盘的磁盘组有6片磁盘,每片有2个纪录面,最上和最下2个面不用,存储区域内径22cm,外径33cm,道密度为40道/cm,内层密度为400bit/cm,转速2400转/min,计算以下问题: (1)共有多少个磁盘柱面? 解:有效区域=33/2-22/2=5.5cm 因为道密度为40道/cm 所以共有40*5.5=220柱面 (2)盘组总容量为多少? 解:总容量=2*3.14*11*400/8*220*10=759880B (3)数据传送率是多少? 解:2400转/60s*2*3.14*11*400=138160B/s (4)(1)?????? 直接寻址最小单位失什么?若某文件长度超出一个磁道容量,应将它记录在同一存储面上,还是记录在同一柱面上? 解:纪录在同一柱面上 5、设某磁盘有两个记录面,存储区内径为2.36英寸,外径为5英寸,道密度为1250磁道数/英寸,内径处的位密度为52400位/英寸,转速为2400转/分.试问: (1).每面有多少磁道,每磁道能存储多少字节? (2). 数据传输率是多少? (3). 设找道时间为10~40ms之间,在一个磁道上写上8KB,平均需要多少时间? 解:(1). 每面磁道数=1250×(5-2.36)/2=1650 每道存储容量=3.14 ×2.36 ×52400/8=48562B (2). 数据传输率=48562 ×2400/60=1.94 ×106B/s (3). 平均找道时间=(20+40)/2=25ms 平均等待时间=1/2400 ×1/2=12.5ms 写入8K数据所需的时间=8 ×1024/ (1.94 ×106)=4.2ms 在一个磁道上写上8KB,平均需要的时间为 25+12.5+4.2=41.7ms 6、某9磁道,6250BPI、半英寸(1英寸=25.4mm)磁带机,带速为3m/s,启停时间为5ms,带长900m。按块纪录文件,每纪录长度128字节,块化系数为16,块间间隔位10mm。如果所有计算均取整数部分,则 (1)磁带记录密度为多少字节/mm? ? (2)? 数据传送率为多少KB/s? ??(3)?? 每块占磁带的长度(包括块间间隔)为多少mm? ??(4)???? 整个磁带可容纳的纪录数多少千条? 读出160000条纪录所需的时间为多少秒? 解: (1)记录密度=6250B/25.4mm=246B/mm (2)数据传送率= 纪录密度*带长/转一周时间=246B/mm*900*1000/(900m/3m/s)=738Kbps (3)块带长度=块容量/密度=128B*16/246B/mm+10mm=18mm (4)记录总数=(总长/块长)*每块的记录数=(900*1000/18)*16=800千条 (160000条/800*1000条)*900/3+0.005s=60.005s 6、16倍CD-ROM的数据传输率为多少? 解:因为单速的CD-ROM的数据传输率为150Kb/s,所以16倍速的数据传输率为150*16=2400Kb/s ? ? ? 第 四 章 计算机存储器 习题及解答 1.解释下列概念 1.主存:可以和CPU直接交换信息的存储器. 2.辅存:用来存放当前暂时不用的程序和数据的存储器. 3.Cache:比内存速度更快,容量更小的高速缓冲存储器. 4.RAM:(Random Access Memory) 可读写随机存储器. 5.SRAM:(Static RAM)静态半导体存储器,可随机读写,其存储的数据表示为晶体三极管组成的双稳态电路的电平,存储数据稳定,不需刷新. 6.DRAM:(Dynamic RAM) 动态半导体存储器,它利用电容存储电荷的特性来存储数据,并且必须不断刷新每个存放单元中的信息. 7.ROM:(Read Only Memory) 只读存储器, 对其存储内容只能读出,而不能对其重新写入的存储器. 8.PROM:可以实现一次性编程的只读存储器. 9.EPROM:一种可擦洗可编程的只读存储器. 10.EEPROM:用电可擦除可编程的制度存储器. 11.CDROM:只读型光盘,这种光盘内的数据和程序是由厂家事先写入的,使用时用户只能读出,不能需该或写入新的内容. 12:Flash Memory:快擦型存储器. 2.计算机中那些部件可用于存储信息,请按其速度,容量和价格/位排序说明. 答: 寄存器,缓存,主存,磁盘,磁带. 由前往后,每位的价格越来越低,速度越来越慢,容量越来越大,CPU访问的频度越来越少. 3.存储器的层次结构主要体现在什末地方?为什末要分这些层次?计算机如何管理这些层次? 答:存储器的层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上. 缓存-主存这一层次的速度接近与缓存,高于主存,其容量和价位却接近于主存.这就从速度和成本的矛盾中获得了理想的解决办法.主存-辅存这一层次,从整体分析,其速度接近于主存,容量接近于辅存,平均价位也接近于低速,廉价的辅存价位.这又解决了速度,容量,成本这三这矛盾.现代计算机系统几乎都具有这两个存储层次,构成了缓存,主存,辅存三级存储系统. 4.说明存取周期和存取时间的区别. 答: 存取时间又叫存储器访问时间,它是指启动一次存储器操作(读或写)到完成该操作所需的全部时间. 存取周期是指存储器进行连续两次独立的存储器操作(如连续两次读操作)所需的最小间隔时间. 通常存取周期大于存取时间. 5.什末是存储器的带宽?若存储器的数据总线ns,则存储器的带宽为多少? 答: 存储器的带宽,它表示每秒从存储器进出信息的最大数量,单位可用字/秒或字节/秒或位/秒表示. 该存储器的带宽为 32位/200ns =160M位/秒 6.某机器字长为32位,其存储容量是64kb,按字编址它的寻址范围是多少?若主存以字节编址,试画出主存字地址和字节地址的分配情况. 答: 64kb/32bit=214 它的寻址范围是 0000H~3FFFH 7.一个容量为16k*32位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片? 解: 地址线片 4k*4位 32片 16k*1位 32片 4k*8位 16片 8k*8位 8片 8.试比较静态RAM和动态RAM. 答: 动态RAM的应用比静态RAM要广泛的多.其原因是1,在同样大小的芯片中,动态RAM的集成度远高于静态RAM.2,动态RAM行,列地址按先后顺序输送,减少了芯片引脚,封装尺寸也减小.3,动态RAM的功耗仅为静态RAM的1/6.4,动态RAM的价格仅为静态RAM的1/4. 动态RAM也有缺点:1,由于使用动态元件(电容),它的速度比静态RAM低.2,动态RAM需要再生,故需配置再生电路,也需要消耗一部分功率. 9.什么叫刷新?为什末要刷新?说明刷新有几种方式? 答: 刷新是将原存信息读出,再由刷新放大器形成原信息并重新写入的再生过程. 由于存储单元被访问是随机的,有可能某些存储单元长期得不到访问,无读出也就无重写,其原信息必然消失.为此必须定时刷新. 刷新通常有三种方式:集中刷新,分散刷新.集中分散刷新相结合 10.半导体存储器芯片的译码驱动方式有几种? 答: 地址译码的存储方式有两种:单译码方式和双译码方式. 单译码方式只用一个译码器,将所有的地址信号转换成字选通信号,每个字选通信号用于选择一个对应的存储单元. 双译码方式采用两个地址译码器,分别产生行选通信号和列选通信号,行选通信号和列选通信号同时有效的单元被选中.存储器一般采用双译码方式,目的是减少存储单元选通线位的存储芯片组成一个容量为64k*8位的存储器逻辑框图.要求将64k分成4各叶面,每个页面分16组,指出共需多少片存储芯片? 解: 每个页面 12.设有一个64k*8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储单元)?欲设计一种具有上述同样多存储单元的芯片,要求对芯片字长的选择应满足地址线和数据线总和最少,试确定地址线和数据线,并说明有几种解法.? 解:设数据线 y=2,x=18,x+y=20 y=4,x=17,x+y=21 y=8,x=16,x+y=24 y=16,x=15,x+y=31 当数据线位,若使用4k*4位的RAM芯片组成模块板结构的存储器,试问: (3)每个模块板共需几个RAM芯片? 解:2*8=16个RAM (1)该机所允许的最大主存空间是多少? 解:由于主存地址码给定18位,所以最大存储空间为 218=256k,主存的最大容量为256kb. (2)若每个模块板为32k*8位,共需几个模块板? 解:每个模块板容量为32kb,所以主存共需256kb/32kb=8块板 (4)共有多少片RAM? 解:16*8=128个RAM (5)CPU如何选择各模块板? 解:用3线根地址线根数据线,并用MREQ(低电平有效)作访存控制信号,R/W作读写命令信号(高电平为读,低电平为写),现有下列存储芯片: ROM(2k*8位,4k*4位,8K*8位) RAM(1k*4位,2k*8位,4k*8位) 及74138译码器和其它门电路(门电路自定). 试从上述规格中选用合适芯片,画出CPU和存储芯片的连接图.要求: (1)最小4k地址为系统程序区,4096~16383地址范围为用户程序区; 解:(1) A15 A14 A13 A12 A11 A10 A9……A0 0 0 0 0 0 0 0 0 系统程序区 0 0 0 0 1 1 1 1 4k*8位 0 0 0 1 0 0 0 0 用户程序区 0 0 0 1 1 1 1 1 3 片 0 0 1 0 0 0 0 0 4k*8位 0 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 1 1 选存储芯片 最小4k为地址系统区,用2片4k*4位ROM或2片2k*8位ROM,RAM中选用3片4k*8位RAM,由于RAM选用4k*8位,所以ROM选用4k*4位比较方便. (2)指出选用的存储芯片类型及数量; A15 A14 A13 A12 MREQ A11—A0 D7—D0 CPU R/W 4K*4 ROM 4K*4 ROM 4K*8 RAM 4K*8 RAM 4K*8 RAM D7—D4 D3—D0 +5V A B C G2A G2B G CS Y0 Y1 CS Y2 Y3 (3)详细画出片选逻辑 15.CPU假设同上题,现有8片8k*8位的RAM芯片与CPU相连,试问答: (1)用74138译码器画出CPU与存储芯片的连接图; 解: 解:每片RAM的地址范围: RAM(1) 0000~1FFFH RAM(2) 2000~3FFFH RAM(3) 4000~5FFFH RAM(4) 6000~7FFFH RAM(5) 8000~9FFFH RAM(6) A000~BFFFH RAM(7) C000~DFFFH RAM(8) E000~FFFFH (2)写出每片RAM的地址范围; 解:第6个芯片的CS接地. (3)如果运行时发现不论往哪片RAM写入数据后,以A000H为起始地址的存储芯片都有与其相同的数据,分析故障原因. (4)根据(1)的连接图,若出现地址线与CPU断线,并搭接到高电平上,将出现什末后果? 解:只能寻址范围为:8000H----FFFFH 5、存储器的层次结构可以解决什么问题?实现层次存储器结构的先决条件是什么?用什么度量? 答:存储器的层次结构可以提高计算机存储系统的性能/价格比,即在速度方面接近于最高级的存储器,在容量和价格方面接近于最低级的存储器. 实现层次存储器结构的先决条件是程序局部性,即存储器访问的局部性是实现层次存储器结构的基础.其度量方法主要是存储系统的命中率,即有高级存储器向低级存储器访问数据时能够得到的概率. 6、能不能把cache的容量扩大,然后取代现代的主存? 答:从理论上讲是可以取代的,但在实际应用时,有如下两个方面的问题: (1)存储器的性能价格比下降,用cache代替主存,主存价格增长幅度大,而在速度上比带cache的存储器提高不了多少. (2)用cache做主存,则主存与辅存的速度差距加大,在信息调入调出时,需要更多的额外开销,因此从实现而言,难以用cache取代主存. 答:由公式Ta=H*Tc+(1-H)*Tm可以看出,cache和主存的存取周期直接影响cpu访问内存的平均时间,而命中率也是影响cache-主存系统速度的原因之一.命中率越高,平均访问时间越接近于cache的存取速度.而影响命中率因素包括cache的替换策略,cache的写操作策略,cache的容量,cache的组织方式,快的大小,以及所运作的程序特性. Cpu访问内存的平均时间与那些因素有关? 综合题 1、Cpu执行一段程序时, cache完成存取的次数为1900次,主存完成的存取次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache—主存系统的效率和平均访问时间. 解: (1)命中率 H=Nc/(Nc+Nm)=1900/(1900+100)=0.95 (2)平均访问时间Ta=H*Tc+(1-H)*Tm=0.95*50ns+(1-0.95)*250ns=60ns (3)访问效率 e=Tc/Ta=50ns/60ns=83.3% 2、已知CACHE/主存系统效率为85%,平均访问时间为60ns,CACHE比主存快4倍,求主存周期是多少?CACHE命中率是多少? 解: Tc=Ta*e=60ns*0.85=51ns r=4,Tm=Tc*r=51*4=204ns 因为Ta=H*Tc+(1-H)*Tm=H*51ns+(1-H)*204ns=60ns 所以命中率H=144/53=94% 3、设某流水线计算机有一个指令和数据合一的CACHE,已知CACHE的读写时间为10ns,主存的读写时间为100ns,取指的命中率为98%,数据的命中率为 95%,在执行程序时,约有1/5指令需要存/取一个操作数.假设指令流水线在任何时候都不阻塞. 问: (1)与无CACHE比较,设置CACHE后计算机的运算速度可提高多少倍 解:若有CACHE ,平均访问时间=(10ns*0.98+(10+100)*0.02)+(10ns*0.95+(10+100)*0.05)*1/5=15ns 若无CACHE ,平均访问时间 =100*1+100*1/5=120ns 速度提高的倍数:=120ns/15ns=8倍 (2)若采用哈佛结构(分开的指令CACHE和数据的CACHE),运算速度可提高多少倍? 解:若采用哈佛结构,则有CACHE取指和数据同时进行,平均访存时间为12ns, 提高的倍数=120/15=8 4、设存储器的容量为32字,字长64位,模块数m=4,请分别画出按顺序方式(低位交叉)和交叉方(高位)组织的存储器结构示意图。 解: (1)顺序组织的存储器结构示意图: M0 M1 M2 M3 0 1 2 3 7 8 9 15 16 17 23 24 25 31 4 3 2 1 0 模块号 字 内存地址: 解: (2)交叉(高位交叉)组织的存储器结构示意图: M0 M1 M2 M3 0 1 2 3 7 8 9 15 16 17 23 24 31 4 28 4 3 2 1 0 字 内存地址: 模块号 5、设主存容量1MB,高缓容量为16KB,块的大小为512B (1)写出主存地址格式。 标记位 Cache块号 块内地址 19 14 13 9 8 0 (2)cache地址格式 块内地址 Cache块号 13 9 8 0 (3)画出直接方式地址映像。 0 1 30 311 0 1 30 311 0 1 30 311 0 1 30 311 cache 主存 6、有一个cache存储器,主存共分8块(0—7),cache为4个块(0-3),采用组相联映像,组内块数为2块,替换算法为最近最少使用法(LUR)。 (1)画出主存、CACHE地址的各字段对应关系。 块内地址 组内块号 组号 标记 1位 1位 1位 块内地址 组内块号 组号 1位 1位 主存地址: CACHE地址: (2)画出主存、CACHE地址的映像关系示意图 cache 主存 块号 块号 0 1 2 3 0组 1组 0 1 2 3 4 5 6 7 0组 1组 2组 3组 组间直接 组内全相联 (3)对于如下地址流:1、2、4、1、3、7、0、1、2、5、4、6、4、7、2,若主存中内容一开始未装入cache,请列出cache中各块随时间的使用情况;指出块失效又发生块争用的时刻;求出此期间cache的命中率。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 时间t 主存块地址流 Cache 块 0 1 0 1 命中情况 1 1 2 1 2 4 1 4 1 失 失 失 1 4 2 H 3 1 4 2 3 失 7 1 4 7 3 替 1 0 0 7 3 替 1 1 0 7 3 H 2 1 0 7 2 替 5 1 5 7 2 替 4 4 5 7 2 替 6 4 5 6 2 替 4 4 5 6 2 H 7 4 5 6 7 替 2 4 5 2 7 替 4.4 辅助存储器 一、概述 1. 特点 不直接与 CPU 交换信息 2. 磁表面存储器的技术指标 道密度 Dt 位密度 Db C = n × k × s 寻道时间 + 等待时间 (1) 记录密度 (2) 存储容量 (3) 平均寻址时间 (4) 数据传输率 (5) 误码率 辅存的速度 寻址时间 磁头读写时间 Dr = D × V 出错信息位数与读出信息的总位数之比 二、磁记录原理和记录方式 1. 磁记录原理 写 4.4 局部磁化单元 载磁体 写线圈 S N I 局部磁化单元 写线圈 S N 铁芯 磁通 磁层 写入“0” 写入“1” I 磁记录原理 N 读线圈 S 读线圈 S N 铁芯 磁通 磁层 运动方向 运动方向 s s t t f f e e 读出 “0” 读出 “1” 4.4 读 2. 磁表面存储器的记录方式 0 1 1 1 0 0 0 1 0 数据序列 RZ NRZ NRZ1 PM FM MFM T 位周期 4.4 例 NRZ1 的读出代码波形 0 1 1 0 0 1 0 数据序列 驱动电流 磁通变化 感应电势 同步脉冲 读出代码 4.4 三、硬磁盘存储器 1. 硬磁盘存储器的类型 (1) 固定磁头和移动磁头 (2) 可换盘和固定盘 2. 硬磁盘存储器结构 磁 盘 控 制 器 磁 盘 驱 动 器 盘 片 主 机 4.4 磁盘 磁 盘 组 主轴 磁头 音圈 电机 位置检测 定位驱动 模拟控制 放 大 闭环自动控制系统 由磁盘控制 器送来的目 标磁道信号 测 速 输 出 读写臂 传动机构 主轴 定位驱动 数据控制 (1) 磁盘驱动器 4.4 (2) 磁盘控制器 接受主机发来的命令,转换成磁盘驱动器的控制命令 实现主机和驱动器之间的数据格式转换 控制磁盘驱动器读写 通过总线) 盘片 对主机 对硬盘(设备) 磁盘控制器 是 主机与磁盘驱动器之间的 接口 由硬质铝合金材料制成 4.4 四、软磁盘存储器 1. 概述 速度 磁头 盘片 价格 环境 硬盘 软盘 高 低 固定、活动 活动 固定盘、盘组 大部分不可换 可换盘片 苛刻 浮动 接触盘片 高 低 4.4 2. 软盘片 由聚酯薄膜制成 保护套 主轴孔 实际的软盘片 写保护口 读/写磁头访问槽 衬里/清洁材料 4.4 五、光盘 1. 概述 采用光存储技术 采用非磁性介质 采用磁性介质 第一代光存储技术 第二代光存储技术 不可擦写 可擦写 2. 光盘的存储原理 只读型和只写一次型 可擦写光盘 热作用(物理或化学变化) 热磁效应 4.4 利用激光写入和读出 ? ? ? 辅助存储器 典型例题 选择题 1、软盘驱动器在寻找数据时( ) A 盘片不动,磁头运动 B 盘片运动,磁头不运动 C 盘片运动,磁头运动 D 盘片不动,磁头不运动 答案:C 2、磁盘存储器的记录方式( ) A 归零制 B 不归零制 C 改进的调频制 D 调相制 答案:C 3、磁盘的等待时间通常指( ) A磁盘转半周所需的时间 B 磁盘转2/3周所需的时间 C 磁盘转1/3周所需的时间 D 磁盘转一周所需的时间 答案:A 4、软磁盘、硬磁盘、磁带机、光盘、固态盘属于( )设备 A 远程通信 B 外存储器 C 内存储器 D 人机界面的I/O 答案:B 5、下列外存中,属于顺序存储器的是( ) A 软盘 B 磁带 C 硬盘 D 光盘 答案:B 6、以下描述中基本概念正确的句子是( ) A 硬盘转速高、存取速度快 B 软盘转速高、存取速度快 C 硬盘是接触式读写 D 软盘是浮动磁头读写 答案:A 7、在软盘存储器中,软盘适配器是( ) A 软盘驱动器与CPU进行信息交换的通道口 B 存储数据的介质设备 C 将信号放大的设备 D 抑制干扰的设备 答案:A 8、下列各种操作时间中不属于活动头硬盘存取时间的是( ) A 寻道时间 B 旋转延迟时间 C 定位时间 D 传送时间 答案:C 9、若磁盘的转速提高一倍,则( ) A 平均存取时间减半 B 平均寻道时间减半 C 存储密度可以提高一倍 D 平均定位时间不变 答案;D 10、活动头磁盘存储器的平均存取时间是指( ) A 最大找道时间加上最小找道时间 B 平均找道时间 C 平均找道时间加平均等待时间 D 平均等待时间 11、一张3.5英寸软盘的存储容量为( )MB,每个扇区存储的固定数据是( )。 A 1.44MB, 512B B 1MB, 1024B C 2MB 256B D 1.44MB 512KB 答案:A 12、活动头磁盘存储器的找道时间是指( ) A 最大找道时间 B 最小找道时间 C 最大找道时间加上最小找道时间的平均值 D 最大找道时间加上最小找道时间 答案:C 13、磁盘驱动器向盘片磁层记录数据使采用( )方式写入。 A 并行 B 串行 C 并行-串行 D 串行-并行 答案:B 14、为了使设备相对独立,磁盘控制器的功能全部转到设备中,主机与设备间采用( )接口。 A SCSI B 专用 C ESDI 答案:A 填空题 1、磁表面存储器是以( )作为记录信息的载体,对信息进行记录和读取得部件是( )。 答案:磁介质; 磁头 2、磁盘按磁盘片的组成材料分为( )和( ).前者一般是用塑料材质作为基片,单片使用. 答案:软盘;硬盘 3、硬盘一般由( )盘片组成,将其组装在同一个轴上. 答案:多片 4、对磁盘上存放信息的访问是通过它所在的( )和( )实现. 答案:磁道号 扇区号 5、磁盘上有一系列同心圆组成的记录轨迹称为( )最外圈的轨迹是第( )道. 答案:磁道 0 6、磁盘上访问信息的最小物理单位是( ) 答案;扇区 7、磁道上每个磁道被划分成若干个( ),其上面存储有( )数量的数据. 答案:扇区; 相同; 8、磁盘格式化就是在磁盘上形成( )和( )的过程. 答案:磁道 ;扇区; 9、各磁道起始位置的标志是( )标志. 答案:索引 10、常用的磁记录方式有( )、( )、( )、( )等 答案:归零制; 不归零制; 调相制; 调频制 11、磁盘存储器的主要技术指标包括存储密度,( )、( )和数据传输率等. 答案:存储容量 寻址时间 12、对于活动头磁盘来讲, 磁盘地址是由( )( )和( )组成.每个取存储一个( ).沿半径方向的磁道数称为( ),而磁道单位长度上记录的二进制代码位数称为( ),两者总称为( ). 答案:磁头号; 柱面号; 扇区号; 记录块; 道密度; 位密度. 13、磁盘存储器是一种以( )方式存取的存储器. 答案:随机 14、软盘存储设备由( )软盘控制器( )三部分组成. 答案:软盘驱动器; 软磁盘 15、半导体存储器的速度指标是( ),磁盘存储器的速度指标是( )( )和( ),其中( )与磁盘的旋转速度有关. 答案: 存取时间和存取周期; 平均找道时间; 平均等待时间; 数据传输率; 平均等待时和数据传输率; 16、评价磁记录方式的基本要素一般有( ) 、 ( ) 、( )等。 答案;记录密度; 同步能力; 可靠性 18.某计算机字长32位,其存储容量为8MB,按双字编址,它的寻址范围是( ) A 0~256K B 0~512K C 0~2M D 0~1M 答案:C 19.计算机的存储器采用分级方式是为了( ) A 减少主机箱的体积 B 解决容量、价格、速度三者之间的矛盾 C 保存大量数据方便 D 操作方便 答案:B 20.某一动态芯片,其容量为16K*1除电源线、接地线和刷新线外该芯片的最小引脚数目应为( )。 A 16 B 12 C 18 答案:B 21.某一SRAM态芯片,其容量为512*8,除电源线、接地线外该芯片的最小引出线数目应为( )。 A 23 B 25 C 50 D 19 答案:D 判断题 1、动态RAM和静态RAM都是易失性半导体存储器 对。 2、计算机内存由RAM和ROM两种半导体存储器组成。 3、个人微机使用过程中,突然断电RAM中的信息全部丢失,而ROM中保存的信息不受影响。 答案:对 4、CPU访问存储器的时间是由存储器的容量决定的,存储容量越大,访问存器的时间越长。 错。 CPU访问存储器的时间与容量无关。而由存储器元件决定。 5、因为半导体存储器加电后才能存数据,断电后数据丢失,因此,EPROM做成的存储器,加电后必须重写原来的内容。 答案:半导体存储器加电后才能存数据,断电后数据丢失,这是指RAM. EPROM做成的存储器,断电后数据不会丢失,加电后不必重写原来的内容 6、大多数个人计算机可配置的内存容量受地址总线位数限制。 答案:错。内存容量不仅受地址总线位数限制,而且受寻址方式、操作系统的存储管理方式限制。 7、因为动态存储器是破坏性读出,所以必须不断的刷新。 答案:错。刷新不仅是因为动态存储器是破坏性读出,还在于动态存储器在存储数据时,若不做任何操作,电荷也会泄漏,为保证数据的正确性,必须使数据周期性再生,即刷新。 8、ROM中的任何一个单元不能随机访问。 答案:错。ROM只是把信息固定的存放在存储器中,而访问仍然是随机的。 9、一般情况下,ROM和RAM 在存储体中是统一编址的。 答案:对。 简答题 1、针对寄存器组、主存、cache、光盘存储器、软盘、硬盘、磁带,回答以下问题: (1)按存储器容量排出顺序(从小到慢) 解:寄存器组、 cache、软盘、主存、光盘、硬盘、磁带 (2)按读写时间排出顺序(从快到慢) 答:寄存器组、 cache、主存、硬盘、软盘、光盘、磁带 2、说明SRAM的组成结构;与SRAM相比,DRAM在组成上有什么不同之处? 答:SRAM由存储体、读写电路、地址译码电路、控制电路组成,DRAM还需要有动态刷新电路。在组成上有以下不同之处: (1)地址线的引脚一般只有一半。因此,增加了两更控制线RAS、CAS,分别控制接受行地址和列地址 (2)没有CS引脚,在存储器扩展是用RAS来代替。 3、DRAM存储器为什么要刷新?DRAM存储器采用何种方式刷新?有哪几种刷新方式? 答:DRAM是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷会泄漏,信息会丢失。因此,必须设法由外界按一定规律给电容充电,按需要补给栅极电容的信息电荷,此过程称为刷新。 DRAM是逐行进行刷新。刷新周期数与DRAM的扩展无关,只与单个存储芯片的内部结构有关,对于一个128*128矩阵的DRAM芯片,只需128个刷新周期数。 常用的刷新方式由三种:集中式、分散式、异步式。 4、ROM和RAM两者的差别是什么?指出下列存储器哪些是易失性的?哪些是非易失性的?哪些是度除破坏性的?哪些是非破坏性的? 动态RAM、静态RAM 、ROM 、Cache、磁盘、光盘 答(1)RAM式随机的存取存储器,ROM是只读存储器 (2)RAM是易失性的,一旦掉电,所有信息全部丢失。ROM是非易失性的,其信息可以长期保存,常用于存放一些固定的数据和程序。 (3)动态RAM、静态RAM 、 Cache是易失性的。 ROM 、磁盘、光盘是非易失性的。动态RAM是破坏性读出。其余为非破坏性读出。 下列各种存储器中,哪些是挥发性的存储器?哪些是非挥发性的存储器? 磁盘、DRAM、ROM、磁带、光盘、SRAM、EPROM、PROM、EEPROM 答:挥发性的存储器有DRAM、SRAM. 非挥发性的存储器有磁盘、ROM、磁带、光盘、EPROM、PROM、EEPROM 综合题 1、欲设计具有64k*2位存储器容量的芯片,问如何安排地址线和数据线引脚的数目,才能使两者之和最小。请说明有几种解答? 解:设地址线 y=4 x=15 Y=8 x=14 因此,当数据线MB容量的存储器,字长为32位,问: (1)按字节编址,地址寄存器、数据寄存器各为几位? 解:按字节编址,1MB=220*8,地址寄存器为20位,数据寄存器为8位,编址范围为00000H---FFFFFH (2)按半字编址,地址寄存器、数据寄存器各为几位? 解:1MB=220*8= 219*16,地址寄存器为19位,数据寄存器为16位,编址范围为00000H---7FFFFH (3)按半字编址,地址寄存器、数据寄存器各为几位? 解:1MB=220*8= 218*32,地址寄存器为18位,数据寄存器为32位,编址范围为00000H---3FFFFH 3、某存储器容量为4KB,其中,ROM 2KB,选用EPROM 2K*8; RAM 2KB,选用RAM 1K*8; 地址线。写出全部片选信号的逻辑式。 解:ROM容量为4KB,故只需要1片EPROM;而RAM的容量为2KB,故需要2片RAM。ROM片内地址为11位,故用了地址线根地址线位,故用了地址线根地址线根地址线根地址线作为区别EPROM和RAM的片选信号,对于2片RAM可以利用A10来区别片选信号。由此得到如下逻辑表达式: EPROM CS=A11 RAM CS1=A11A10 CS2=A11A10 4、某机字长8位,试用如下所给芯片设计一个存储器,容量为10KW,其中RAM为高8KW,ROM为低2KW,RAM芯片类型有:4K*8,ROM芯片类型:2K*4。 (1)地址线、数据线各为多少根? 解:ROM地址范围为0000H---07FFH、RAM地址范围0800-27FFH (2)RAM和ROM的地址范围分别是多少? (3)每中芯片各需要多少片。 解:RAM芯片共2片,ROM芯片共2片 (4)画出存储器结构图及与CPU连接的示意图 解:地址分析如下 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0000H- 07FFH ROM 2K 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 RAM 4K 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 RAM 4K 0800H 27FFH 解:存储器结构图及与CPU连接的示意图如下所示 A13 A12 A11 CPU A10—A0 WE D7—D0 2K*4 ROM 2K*4 ROM 4K*8 RAM 4K*8 RAM C B A Y0 Y1 Y2 Y3 Y4 5、有一个16K*16的存储器,用1K*4位的DRAM芯片(内部结构为16*16,引脚同SRAM)构成,问: (1)总共需要多少DRAM芯片? 解:芯片1K*4,片内地址线)采用异步刷新方式,在2ms时间内分散的把芯片64行刷新一遍,故刷新信号周期是多少? 解:采用异步刷新方式,在2ms时间内分散的把芯片64行刷新一遍,故刷新信号的时间间隔为2ms/64=31.25us,即可以取刷新信号周期为30us. (3)如采用集中刷新方式,存储器刷新一遍最少用多少读/写周期,死时间率是多少? 解:采用集中刷新方式,设T为读/写周期,如16组同时进行刷新,则需要刷新时间为64T。设T单位为0.1us,2ms=2000us,则死时间率=64T/2000*100%=0.32% 4.3 高速缓冲存储器 一、概述 1. 问题的提出 避免 CPU “空等” 现象 CPU 和主存(DRAM)的速度差异 缓存 CPU 主存 容量小 速度高 容量大 速度低 程序访问的局部性原理 2. Cache 的工作原理 (1) 主存和缓存的编址 主存和缓存按块存储 块的大小相同 B 为块长 ~ ~ ~ ~ … … 主存块号 主存储器 0 1 2m-1 字块 0 字块 1 字块 M-1 主存块号 块内地址 m位 b位 n位 M块 B个字 缓存块号 块内地址 c位 b位 C块 B个字 ~ ~ ~ ~ … … 字块 0 字块 1 字块 C-1 0 1 2c-1 标记 Cache 缓存块号 4.3 (2) 命中与未命中 缓存共有 C 块 主存共有 M 块 M C 主存块 调入 缓存 主存块与缓存块 建立 了对应关系 用 标记记录 与某缓存块建立了对应关系的 主存块块号 命中 未命中 主存块与缓存块 未建立 对应关系 主存块 未调入 缓存 4.3 (3) Cache 的命中率 CPU 欲访问的信息在 Cache 中的 比率 命中率 与 Cache 的 容量 与 块长 有关 一般每块可取 4 至 8 个字 块长取一个存取周期内从主存调出的信息长度 CRAY_1 16体交叉 块长取 16 个存储字 IBM 370/168 4体交叉 块长取 4 个存储字 (64位×4 = 256位) 4.3 数据总线 Cache 替换机构 可装进? 命中? 主存Cache 地址映象 变换机构 主 存 访问主 存替换 Cache Cache 存储体 块号 块内地址 直接通路 访问主存装入Cache N N Y Y 块号 块内地址 CPU 主存地址 地址总线. Cache 的基本结构 Cache 替换机构 由 CPU 完成 4.3 Cache 存储体 主存Cache 地址映象 变换机构 4. Cache 的 读写 操作 访问Cache 取出信息送CPU 访问主存 取出信息送CPU 将新的主存块 调入Cache中 执行替换算法 腾出空位 结束 命中? Cache满? CPU发出访问地址 开始 Y N Y N 写 Cache 和主存的一致性 读 4.3 5. Cache 的改进 (1) 增加 Cache 的级数 片载(片内)Cache 片外 Cache (2) 统一缓存和分开缓存 指令 Cache 数据 Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium 8K 指令 Cache 8K 数据 Cache PowerPC620 32K 指令 Cache 32K 数据 Cache 4.3 字块2m-1 字块2c+1 字块2c+1-1 字块2c +1 字块2c 字块2c-1 字块1 字块0 … … … 主存储体 字块 1 标记 字块 0 标记 字块 2c-1 标记 Cache存储体 t位 0 1 C-1 … 字块 字块地址 主存字 块标记 t 位 c 位 b 位 主存地址 比较器(t位) = ≠ 不命中 有效位=1? * m位 Cache 内地址 否 是 命中 二、Cache 主存的地址映象 1. 直接映象 每个缓存块 i 可以和 若干 个 主存块 对应 每个主存块 j 只能和 一 个 缓存块 对应 i = j mod C 4.3 字块2c+1 字块2c 字块0 字块 0 2. 全相联映象 主存 中的 任一块 可以映象到 缓存 中的 任一块 字块2m-1 字块2c-1 字块1 字块0 … … 字块2c-1 字块1 字块0 … 标记 标记 标记 主存字块标记 字块内地址 主存地址 m = t + c 位 b位 m = t+c Cache 存储器 主存储器 字块0 4.3 字块2m-1 字块2c-r+1 字块2c-r + 1 字块2c-r 字块2c-r - 字块1 字块0 … … … 字块 3 标记 字块 1 标记 字块 2c-1 标记 字块 2 标记 字块 0 标记 字块 2c-2 标记 … … … … 字块内地址 组地址 主存字块标记 s = t + r 位 q = c-r 位 b 位 组 0 1 2c-r-1 主存地址 Cache 主存储器 m 位 共 Q 组,每组内两块(r = 1) 1 某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块 i = j mod Q 直接映象 全相联映象 3. 组相联映象 4.3 字块0 字块 1 字块 0 字块2c-r 字块2c-r+1 三、替换算法 1. 先进先出 ( FIFO )算法 2. 近期最少使用法( LRU)算法 小结 某一 主存块 只能固定 映射到 某一 缓存块 直接 全相联 组相联 某一 主存块 能 映射到 任一 缓存块 某一 主存块 能 映射到 某一 缓存 组 中的 任一块 不灵活 成本高 4.3 ? ? ? 高速缓冲存储器典型例题 填空题: 1、cache是指( ) 答案:高速缓冲存储器 2、虚拟存储器是建立在( )结构基础上,用来解决( )的问题。 答案:多层次存储;主存容量不足; 3、在多层次存储系统中,上一层次的存储器比其下一层( )、( ),每个字节的成本高。 答案:容量小;速度快; 4、将辅助存储器当作主存来使用,从而扩大乘许可访问的存储空间,这样的存储器结构称为( )。 答案:虚拟存储器; 5、地址映射是用来确定( )地址与( )地址之间的逻辑关系。 答案:主存;cache; 6、cpu能直接访问( )和( ),但不能直接访问磁盘和光盘。 答案:主存;cache 7、建立高速缓冲存储器的理论依据是( ) 答案:程序访问的局部性原理 8、使用虚拟存储器是为了解决( )问题,存储管理主要由( )实现,cpu( )访问第二级存储器;使用高速缓冲存储器是为了解决( )问题,存储管理主要由( )实现。前者在执行程序时,必须把( )映射到主存器的( )空间上,这个过程称为( )。 答案:扩大主存容量问题;软件;主存速度;硬件;逻辑地址;物理地址;虚拟地址的转换; 9、在计算机中,主存的工作方式是( ),辅存的工作方式是( )。 答案:随机按字存取;DMA成组传送; 10、相联存储器是按( )访问的存储器,在CACHE中用来存放( ),在虚拟存储器中用来存放( )。在这两种应用中,都需要( )查找。 答案:内容;行地址表;段表、页表和快表。 11、4体交叉存储器是一种( )存储器,他有( )个存储器模块。每个模块由他自己的地址寄存器和( )。 答案:高速;4;数据缓冲存储器 选择题 1.在主机和CPU之间增加cache的目的是( ) A 增加内存容量 B 提高内存的可靠性 C解决CPU与内存之间的速度匹配问题 D 增加内存容量,同时加快存取速度 答案:C 2采用虚拟存储器的主要目的( ) A 提高主存的存取速度 B 扩大存储器空间,并能进行自动管理 C 提高外存的存取速度 D扩大外存储器空间 答案:B 3、有关高速缓冲存储器的说法正确的是( ) A 只能在CPU 以外 B CPU内外都可以设置 C 只能在CPU以内 D 若存在cache,CPU就不能再访问主存 答案:B Cache 存储器的内容应与主存的相应单元内容( ) A 保持一致 B可以不一致 C无关 答案A 4、现行奔腾机的主板上都带有Cache存储器,这个Cache存储器是( ) A 硬盘与主机之间的缓存 B 软盘与主机之间的缓存 C CPU与视频设备之间的缓存 D CPU与主存之间的缓存 答案:D 5.下列有关存储器的描述中,不正确的是() A 多体交叉存储器主要解决扩充容量问题 B 访问存储器的请求是由CPU 发出的 C cache与主存统一编址,即主存空间的某一部分属于cache D cache的功能全由硬件实现 答案:A 6、闪速存储器又成为( ),一般应用在便携式计算中。 A 光盘 B 固态盘 C 硬盘 D软盘 答案:B 7.Cache存储器的速度应比主存速度( ) A 快 B 稍快 C 相等 D 慢 判断题 1、cache是内存的一部分,它可由指令直接访问。 答案:错。Cache不是内存的一部分,它可由指令直接访问。 2、引入虚拟存储器系统的目的,是为了加快外存的存取速度。 答案:错。引入虚拟存储器系统的目的,是为了扩大内存的容量。 3、多体交叉存储器主要解决扩充容量问题。 答案:错。为了提高存取速度,增加存储器带宽。 4、cpu中通常都设置了若干个寄存器,这些寄存器与主存统一编址。访问这些寄存器的指令格式与访问存储器相同。 答案:错。机器中的寄存器是独立编址,因此访问寄存器的指令格式与访问存储器的指令格式相同。 5、cache与主存统一编址,即主存空间的某一部分属于cache. 答案:错。Cache是单独编址的,它不是主存的一部分,它是比主存快的一个数量级。 6、cache 的功能全部由硬件实现。 答案:对。 简答题: 1、计算机存储系统分为哪几个层次?每一个层次采用什么存储介质? 答:存储层次:(寄存器组)CACHE—主存—辅存 相应的介质:寄存器:电路;cache---SRAM;主存---DRAM; 辅存---磁表面存储器 2、提高存储器速度可采用哪些措施? 答:采用高速元件;采用CACHE;采用多体交叉存储器;采用相联存储器;加长存储器字长; 3、何谓访存局部性规律? 程序对存储空间90%的访问局限于存储器空间的10%区域中,而另外10%的访问分布在存储器空间的10%区域中,这即为访存局部性规律。 4、简述引入CACHE结构的理论依据。 引入CACHE结构的理论依据访是程序访存的局部性规律。由程序访存的局部性规律可知在较短的时间内,程序对内存的访问都局限于某一个较小的范围内,将这一范围的内容调入CACHE后,利用CACHE的高速存取能力,可大大提高CPU的访存速度。 (2) 字扩展(增加存储字的数量) 用 2片 1K × 8位 存储芯片组成 2K × 8位 的存储器 11根地址线 ??? ??? ???? ??? ???? WE A1 A0 ??? A9 4.2 CS0 A10 1 CS1 (3) 字、位扩展 用 8片 1K × 4位 存储芯片组成 4K × 8位 的存储器 8根数据线 CS0 CS1 CS2 CS3 片选 译码 .. .. .. .. .. .. .. .. 4.2 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 2. 存储器与 CPU 的连接 (1) 地址线) 数据线) 读/写线) 片选线) 其他 时序、负载 4.2 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 4.2 (3) 分配地址线位 ROM 的地址线位 RAM 的地址线) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K × 8位 1片 ROM 1K × 4位 2片RAM 4.2 2K ×8位 ROM 1K ×4位 RAM 1K ×4位 RAM … … … & PD/Progr Y5 Y4 G1 C B A G2B G2A … … MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … … … … 例 4.1 CPU 与存储器的连接图 4.2 … … … (1) 写出对应的二进制地址码 例4.2 假设同前,要求最小 4K为系统 程序区,相邻 8K为用户程序区。 (2) 确定芯片的数量及类型 (3) 分配地址线K × 8位 RAM A11~ A0 接 ROM 和 RAM 的地址线 根地址线 根数据线。 并用 IO/M 作访存控制信号。RD 为读命令, WR 为写命令。现有 2764 EPROM ( 8K × 8位 ), 外特性如下: … D7 D0 CE OE CE 片选信号 OE 允许输出 PGM 可编程端 PGM … A0 A12 用 138 译码器及其他门电路(门电路自定)画出 CPU和 2764 的连接图。要求地址为 F0000H~FFFFFH , 并 写出每片 2764 的地址范围。 4.2 六、存储器的校验 编码的纠错 、检错能力与编码的最小距离有关 L — 编码的最小距离 D — 检测错误的位数 C — 纠正错误的位数 海明码是具有一位纠错能力的编码 4.2 L 1 = D + C ( D≥C ) 1 . 编码的最小距离 任意两组合法代码之间 二进制位数 的 最少差异 L = 3 具有 一位 纠错能力 海明码的组成需增添 ?位检测位 检测位的位置 ? 检测位的取值 ? 2k ≥ n + k + 1 2i ( i = 0、1、2 、3 ……) 检测位的取值与该位所在的检测“小组” 中 承担的奇偶校验任务有关 组成海明码的三要素 4.2 2 . 海明码的组成 各检测位 Ci 所承担的检测小组为 gi 小组独占第 2i-1 位 gi 和 gj 小组共同占第 2i-1 + 2j-1 位 gi、gj 和 gl 小组共同占第 2i-1 + 2j-1 + 2l-1 位 C1 检测的 g1 小组包含第 1,3,5,7,9,11 … C2 检测的 g2 小组包含第 2,3,6,7,10,11 … C4 检测的 g3 小组包含第 4,5,6,7,12,13 … C8 检测的 g4 小组包含第 8,9,10,11,12,13,14,15,24 … 4.2 例4.4 求 0101 按 “偶校验” 配置的海明码 解: ∵ n = 4 根据 2k ≥ n + k + 1 得 k = 3 海明码排序如下: 二进制序号 名称 1 2 3 4 5 6 7 C1 C2 C4 0 ∴ 0101 的海明码为 0100101 0 1 0 1 4.2 1 0 按配偶原则配置 0011 的海明码 二进制序号 名称 1 2 3 4 5 6 7 C1 C2 C4 1 0 0 0 0 1 1 解: ∵ n = 4 根据 2k ≥ n + k + 1 取 k = 3 C1= 3 5 7 = 1 C2= 3 6 7 = 0 C4= 5 6 7 = 0 ∴ 0011 的海明码为 1000011 练习1 4.2 3. 海明码的纠错过程 形成新的检测位 Pi 如增添 3 位 (k = 3) 新的检测位为 P4 P2 P1 以 k = 3 为例,Pi 的取值为 P1 = 1 3 5 7 P2 = 2 3 6 7 P4 = 4 5 6 7 对于按 “偶校验” 配置的海明码 不出错时 P1= 0,P2 = 0,P4 = 0 C1 C2 C4 其位数与增添的检测位有关 4.2 P1= 1 3 5 7 = 0 无错 P2= 2 3 6 7 = 1 有错 P4= 4 5 6 7 = 1 有错 ∴P4P2P1 = 110 第 6 位出错,可纠正为 0100101, 故要求传送的信息为 0101。 纠错过程如下 例4.5 解: 已知接收到的海明码为 0100111 (按配偶原则配置)试问要求传送的信息是什么? 4.2 练习2 P4 = 4 5 6 7 = 1 P2 = 2 3 6 7 = 0 P1 = 1 3 5 7 = 0 ∴ P4 P2 P1 = 100 第 4 位错,可不纠 写出按偶校验配置的海明码 0101101 的纠错过程 练习3 按配奇原则配置 0011 的海明码 配奇的海明码为 0101011 4.2 七、提高访存速度的措施 采用高速器件 调整主存结构 1. 单体多字系统 W位 W位 W位 W位 W位 地址寄存器 主存控制部件 . . . . . . . . . . . . 单字长寄存器 数据寄存器 存储体 采用层次结构 Cache 主存 增加存储器的带宽 4.2 2. 多体并行系统 (1) 高位交叉 各个体并行工作 M0 地址 0 1 … … n-1 M1 n n+1 … … 2n-1 M2 2n 2n+1 3n-1 M3 3n 3n+1 4n-1 … … … … 地址译码 体内地址 体号 4.2 (2) 低位交叉 M0 地址 0 4 … … 4n-4 M1 1 5 … … 4n-3 M2 2 6 4n-2 M3 3 7 4n-1 … … … … 地址译码 体号 体内地址 各个体轮流编址 4.2 例如 (1) 高位交叉 各个体并行工作 M0 地址 00 000 00 001 … … M1 … … M2 M3 … … … … 地址译码 体内地址 体号 00 100 00 111 01 000 10 000 11 000 01 001 10 001 11 001 01 100 10 100 11 100 01 111 10 111 11 111 4.2 (2)低位交叉 各个体并行工作 M0 地址 000 00 … … M1 … … M2 M3 … … … … 地址译码 体内地址 体号 000 01 000 10 000 11 001 00 100 00 111 00 001 01 100 01 111 01 001 10 100 10 111 10 001 11 100 11 111 11 4.2 低位交叉的特点 在不改变存取周期的前提下,增加存储器的带宽 时间 单体 访存周期 单体 访存周期 4.2 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3 (3) 存储器控制部件(简称存控) 易发生代码 丢失的请求源,优先级 最高 严重影响 CPU 工作的请求源, 给予 次高 优先级 4.2 控制线路 排队器 节拍 发生器 Q Q CM 来自各个请求源 …… 主脉冲 存控标记 触发器 ? ? ? 半导体主存储器 典型例题 填空题 1、计算机中的存储器是用来存放( )的,随机访问存储器的访问速度与( )无关。任何单元内容都能被( )。 答案:程序和数据;存储位置;随机访问; 2、对存储器的访问包括( )和( )两类。 答案:读;写 3、主存的性能指标主要是( )、( )、存储周期和存储器带宽。 答案:存储容量;存取时间 4、存储器中用( )来区分不同的存储单元,1GB=( )KB. 答案:地址;1024*1024 5、半导体存储器分为( )、( )、只读存储、相连存储器。 答案:SRAM; DRAM 6、存储芯片由( )、( )、地址译码和控制电路等组成。 答案:存储体;读写电路; 7、地址译码分为( )方式和双译码方式。后者采用( )个地址译码器,分别产生( )和( )信号。 答案:单译码;2;行选通;列选通 8、若RAM芯片内有1024个单元,用单译码方式,地址译码器将有( )条输出线;用双译码方式,地址译码器有( )条输出线、静态存储单元电路是由晶体管构成的( ),保证记忆单元始终处于稳定状态,存储信息不需要( )。 答案:双稳态电路;刷新; 10、动态MOS型半导体存储单元是由一个( )和一个( )构成。动态半导体存储器的刷新一般由( )( )( )三种方式。 答案:晶体管;电容器;集中式;分散式;异步式; 11、动态存储单元以电荷的形式将信息存储在电容上,由于电路中存在( ),因此需要不断地进行( )。 答案:泄漏电荷;刷新 12、存储芯片并联的目的是为了( ),串联的目的是为了( )。 答案:位扩展;字节单元扩展 13、要组成容量为4M*8位的存储器,需要( )片4M*1位的存储器芯片并联,或者需要( )片1M*8的芯片串联。 答案:8;4; 14、内存容量为256K时,若首地址为00000H,那么末地址的16进制表示( )。 答案:3FFFFH 15、只读存储器ROM可分为( )( ) ( ) ( )四种。 答案:ROM;PROM ;EPROM;EEPROM 16、半导体SRAM靠( )存信息;DRAM靠( )存信息。 答案:触发器;栅极电容; 17、对存储器的要求是( )( )( )。为了解决这三者方面的矛盾,计算机采用了多级存储器体系结构。 答案:容量大;速度快;成本低; 选择题 1、计算机的存储系统是指( ) A RAM B ROM C 主存储器 D cache,主存储器和外存储器 答案:D 2 存储器是计算机系统的记忆设备,它主要用来( ) A 存放数据 B 存放程序 C 存放数据和存放程序 D存放微程序 答案:C 3 内存若为16MB,则表示其容量为( )KB A 16 B 16384 C 1024 D 16000 答案:B 4 下列说法正确的是( ) A 半导体RAM信息可读可写,且断电后仍能保持记忆 B 半导体RAM属于挥发性存储器,而静态RAM属于非挥发性的 C静态RAM、动态RAM都属于非挥发性存储器,断电后存储的信息将消失 DROM不用刷新,且集成度比动态RAM高,断电后存储的信息将消失 5 .组成2M*8bit的内存,可以使用( ) A 1M*8bit进行并联 B 1M*4bit进行串联 C 2M*4bit进行并联 D2M*4bit进行串联 答案:C 6.若RAM芯片容量为2M*8bit,则该芯片引脚中地址线和数据线的数目之和是( )????? ?A 21 B 29 C 18 D 不可估计 答案:B 7.若RAM中每个单元为16位,则下面所述正确的是( ) A 地址线位 B 地址线位无关 C 地址线位有关 D 地址线.RAM芯片串联时可以( ) A 增加存储字长 B 增加存储单元数量 C 提高存储器的速度 D 降低存储器的平均价格 答案:B 9.RAM芯片并联时可以( ) A 增加存储字长 B 增加存储单元数量 C提高存储器的速度 D 降低存储器的平均价格 答案:A 10下面所叙述不正确的是( ) A 随机存储器可以随时存取信息,掉电后信息丢失 B 访问随机存储器时,访问时间与单元的物理位置无关

http://t-winkler.net/shuzicijilu/262.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有